Sử dụng mảng logic (gate array) là một phương pháp khác để thiết kế IC. Ở đây "gate" dùng như một đơn vị để đo khả năng chứa các phần tử logic của vi mạch bán dẫn (xem thêm về logic gate).

Vi mạch lập trình dùng mảng logic là một khái niệm rộng bao hàm các thiết bị như PLA, PAL, CPLD, FPGA. FPGA là một công nghệ mới nhưng cũng được xếp vào dạng này, mặc dù thông thường người thiết kế xếp FPGA sang lớp vi mạch bán dẫn người lập trình bởi người dùng cuối (xem FPD).

Một vi mạch dạng này cấu thành từ 2-5 lớp bán dẫn kim loại, các phần tử logic được phân bố đều trên các lớp này. Ví dụ: ma trận các phần tử OR, AND PAL, PLA, hay trong FPGA là các khối logic lập trình được. Các phần tử logic chưa được kết nối với nhau, quá trình thiết kế bản chất là lập trình để kết nối giữa các phần tử logic.

Ưu điểm của ASIC thiết kế theo kiểu này là chi phí sản xuất thấp do vi mạch sản được xuất hàng loạt và có cấu trúc tương tự như nhau. Tính linh động của thiết kế phụ thuộc vào loại mảng logic được sử dụng. Ví dụ: vi mạch lập trình dùng PROM chỉ được lập trình một lần duy nhất trong khi với vi mạch dùng công nghệ EEROM hay FPGA thì có thể lập trình lại. FPGA còn cho phép người thiết kế lập trình lại mà không cần công cụ đặc biệt nào.

Mặc dù ASIC dùng mảng logic có chi phí thấp nhưng không có được sự tối ưu như ASIC trên cơ sở thư viện phần tử logic hay ASIC đặc chế hoàn toàn. Tuy thế, các dạng ASIC này yêu cầu phần mềm thiết kế phức tạp hơn.